

TỔNG QUAN	DỊCH LUẬN LÝ	QUÁ TRÌNH PHÁT TRIỂN	5 THÀNH PHẦN CƠ BẢN:																							
1_ Tổng quan máy tính 2_Biểu diễn số nguyên 3_Biểu diễn số thực 4,5,6_Lập trình Hợp Ngữ 7_Mạch Logic 8_Thiết kế CPU 9_Pipeline 10_Bộ nhớ 11_Hệ thống nhập xuất	-Dịch trái (sl) – shift left logical: Thêm vào các bit 0 bên phải -Dịch phải (srl – shift right logical): Thêm vào các bit 0 bên trái DỊCH SỐ HỌC -Dịch phải (sra – shift right arithmetic): Thêm các bit = giá trị bit đầu bên trái	Thế hệ Khoảng thời gian Công nghệ 1.1940 – 1956 Vacuum tubes (đèn chân không) 2. 1956 – 1963 Transistors (linh kiện bán dẫn) 3. 1964 – 1971 Integrated Circuits (vi mạch tích hợp) 4. 1971 – nay Microprocessors (vi xử lý) 5. Tương lai Parallel Processing ĐỊNH LUẬT MOORE Số lượng transistor tích hợp trong 1 IC tăng gấp đôi mỗi 1.5 năm(18 tháng).	Input, output, memory, processor, datapath, control. <Bộ xử lý, bộ nhớ chính, hệ thống kết nối , thiết bị nhập/ xuất> WAFER (ĐẾ CHIP): Tấm silicon mỏng đã được cấy vật liệu khác nhau để tạo ra những vi mạch -Có kích thước trung bình từ 25,4mm (1inch) – 200mm (7.9inch). CHIP: Có thể hiểu là mạch tích hợp (Integrated Circuit) gắn trên đế chip (wafer) nhằm xử lý các công việc trên máy tính. -Chip có kích thước rất nhỏ nhưng có thể chứa hàng chục triệu transistor, số lượng transistor càng lớn thì tốc độ truyền và xử lý tin hiệu càng nhanh -Hiện nay có các loại chip xử lý: 4, 8, 16, 32, 64 bit																							
-Nhiệm vụ cơ bản nhất của CPU là phải thực hiện các lệnh được yêu cầu, gọi là instruction -Các CPU sẽ sử dụng các tập lệnh (instruction set) khác nhau để có thể giao tiếp với nó KÍCH THUỐC LỆNH BỊ ÁNH HƯỚNG BỚI: +Cấu trúc đường truyền bus +Kích thước và tổ chức bộ nhớ +Tốc độ CPU -Giải pháp tối ưu lệnh: +Dùng lệnh có kích thước ngắn, mỗi lệnh chỉ nên được thực thi trong đúng 1 chu kỳ CPU +Dùng bộ nhớ cache BỘ LỆNH MIPS Được xây dựng theo kiến trúc (RISC) với 4 nguyên tắc: +Càng đơn giản, càng ổn định. +Càng nhỏ gọn, xử lý càng nhanh. +Tăng tốc xử lý cho những trường hợp thường xuyên xảy ra +Thiết kế đòi hỏi sự thỏa hiệp tốt	- x SHL y = x . 2 ⁱ ; x SHR y = x / 2 ⁱ - AND dùng để tất bit (AND với 0 luôn = 0); OR dùng để bất bit (OR với 1 luôn = 1) - XOR, NOT dùng để đảo bit (XOR với 1 = đảo bit đó) - x AND 0 = 0; x XOR x = 0 - Lấy giá trị tại bit thứ i của x: (x SHR i) AND 1; - Gán giá trị 1 tại bit thứ i của x: (1 SHL i) OR x; - Gán giá trị 0 tại bit thứ i của x: NOT(1 SHL i) AND x; Đảo bit thứ i của x: (1 SHL i) XOR x	BIỂU DIỄN SỐ THỰC SAU THEO DẠNG SỐ CHẤM ĐỘNG CHÍNH XÁC ĐƠN (32 bit): X = -5.25 Bước 1: Đổi X sang hệ nhị phân X = -5.25 ₁₀ = -101.01 ₂ Bước 2: Chuẩn hóa theo dạng $\pm 1.F * 2^E$ X = -5.25 = -101.01 = -1.0101 * 2 ² Bước 3: Biểu diễn Floating Point - Số âm: bit đầu Sign = 1 - Số mũ E = 2 -> Phần mũ exponent với số thừa K=127 được biểu diễn:->Exponent = E + 127 = 2 + 127 = 129 ₁₀ = 1000 0001 ₂ - Phần định trị = 0101 0000 0000 0000 0000 0000 (Thêm 1 số 0 cho dù 23 bit) - Kết quả nhận được: 1 1000 0001 0101 0000 0000 0000 0000 0000	CHIPSET: là tập hợp nhiều chip gắn kết lại với nhau trên cùng 1 đế chip (wafer) để xử lý nhiều công việc trên máy tính -Một số chipset thông dụng: CPU: Đơn vị xử lý trung tâm; GPU: Đơn vị xử lý đồ họa trên máy; RAM: Bộ nhớ truy cập tức thời chuyên phục vụ cho CPU; BẢN CÀU BẮC (tích hợp trên mainboard): Hỗ trợ truyền thông tin cho CPU, RAM, nắp sát CPU (Hệ thống Mainboard AMD không có chipset này vì được tích hợp ngay trên CPU); BẢN CÀU NAM (tích hợp trên mainboard): Quản lý thiết bị ngoại vi như HDD, Mouse, Keyboard...Năm cuối mainboard																							
-A=B beq \$s0, \$s1, label #if (\$s0==\$s1) goto label -A!=B bne \$s0, \$s1, label #if (\$s0!=\$s1) goto label -A < B slt \$t0, \$s0, \$s1 # if (a < b) then \$t0 = 1 bne \$t0, \$0, Label # if (a < b) then goto Label -A > B slt \$t0, \$s1, \$s0 # if (b < a) then \$t0 = 1 bne \$t0, \$0, Label # if (b < a) then goto Label -A ≥ B slt \$t0, \$s0, \$s1 # if (a < b) then \$t0 = 1 beq \$t0, \$0, Label # if (a ≥ b) then goto Label -A ≤ B slt \$t0, \$s1, \$s0 # if (b < a) then \$t0 = 1 beq \$t0, \$0, Label # if (b ≥ a) then goto Label	NGÔN NGỮ MÁY (MACHINE LANGUAGE) -Ngôn ngữ máy cho phép người lập trình đưa ra các hướng dẫn đơn giản mà bộ vi xử lý (CPU) có thể thực hiện được ngay:+Các hướng dẫn này được gọi là chỉ thị / lệnh (instruction) hoặc mã máy (machine code) +Mỗi bộ vi xử lý (CPU) có 1 ngôn ngữ riêng, gọi là bộ lệnh (instruction set) -Trong cùng 1 dòng vi xử lý (processor family) bộ lệnh gần giống nhau INSTRUCTION -Là dãy bit chứa yêu cầu mà bộ vi xử lý trong CPU (ALU) phải thực hiện -Instruction gồm 2 thành phần: +Mã lệnh (opcode): thao tác cần thực hiện +Thông tin về toàn hàng (operand): các đối tượng bị tác động bởi thao tác chứa trong mã lệnh	-Bus (hệ thống dẫn đường): liên kết các thành phần lại với nhau . Gồm có : bus cục bộ (đường dẫn cục bộ nối các thành phần bên trong 1 thiết bị) và bus hệ thống (hệ thống dẫn đường liên quan các thiết bị quan trọng như CPU, bộ nhớ và các mạch ra vào). -PHÂN LOẠI: bus địa chỉ, bus dữ liệu, bus điều khiển. - NGẮT: là dừng chương trình đang thực hiện để thực hiện 1 chương trình khác. Phân loại : 3 loại + Ngắt cứng : sinh ra do các tín hiệu INTR (ngắt che được) hay NMI (ko che được) , gồm có 2 loại : ngắt che được và ngắt không che được.+ Ngắt mềm : sinh ra do câu lệnh INT. + Ngắt tự động (ngoại lệ) : sinh ra do thực hiện các lệnh của CPU như chia 0, đặt cờ ngắt....																								
NGUYÊN TẮC LƯU DỮ LIỆU TRONG BỘ NHỚ -MIPS thao tác và lưu trữ dữ liệu trong bộ nhớ theo 2 nguyên tắc: +ALIGNMENT RESTRICTION: Các đối tượng lưu trong bộ nhớ (tùy nhớ) phải bắt đầu tại địa chỉ là bội số của kích thước đối tượng. -Mỗi bộ nhớ có kích thước là 32 bit = 4 byte = kích thước lưu trữ của 1 thanh ghi trong CPU -Như vậy, từ nhớ phải bắt đầu tại địa chỉ là bội số của 4 +BIG ENDIAN	ISA (Instruction Set Architecture) -Tập lệnh dành cho những bộ vi xử lý có kiến trúc tương tự nhau -MỘT SÓ ISA THÔNG DỤNG: -Đòng vi xử lý 80x86 (gọi tắt x86) của Intel +IA-16: Đòng xử lý 16 bit +IA-32: Đòng xử lý 32 bit +IA-64: Đòng xử lý 64 bit -MIPS: Dùng rất nhiều trong hệ thống nhúng (embedded system) -PowerPC của IBM -THIẾT KẾ ISA: CISC & RISC +Có 2 trường phái thiết kế bộ lệnh: +Complete Instruction Set Computer (CISC): bộ lệnh gồm rất nhiều lệnh, từ đơn giản đến phức tạp -Reduced Instruction Set Computer (RISC): bộ lệnh chỉ gồm các lệnh đơn giản	S Exp Significand (Fraction) -Largest positive normalized number: +1.[23 số 1] * 2 ¹²⁷ 0 1111 1110 1111 1111 1111 1111 111 -Smallest positive normalized number: +1.[23 số 0] * 2 ⁻¹²⁶ 0 0000 0001 0000 0000 0000 0000 0000 000 -Tương tự cho số negative (số âm) -Largest positive denormalized number: +0.[23 số 1] * 2 ⁻¹²⁷ 0 0000 0000 1111 1111 1111 1111 111 Tuy nhiên IEEE 754 quy định là +0.[23 số 1] * 2 ⁻¹²⁶ vì muốn tiền gần hơn với "Smallest positive normalized number = +1.[23 số 0] * 2 ⁻¹²⁶ ," -Smallest positive denormalized number: +1.[22 số 0] * 2 ⁻¹²⁷ 0 0000 0000 0000 0000 0000 0000 0000 0001. Tuy nhiên IEEE 754 quy định là +0.[22 số 0] * 2 ⁻¹²⁶ -Tương tự cho số negative (số âm)																								
CÓ 3 FORMAT LỆNH TRONG MIPS: -R-format: Dùng trong các lệnh tính toán số học (add, sub, and, or, nor, sll, srl, sra...) <table border="1"><tr><td>6 bits</td><td>5</td><td>5</td><td>5</td><td>5</td><td>6</td></tr><tr><td>opcode</td><td>rs</td><td>rt</td><td>rd</td><td>shmat</td><td>funct</td></tr></table> -I-format: Dùng trong các lệnh thao tác với bộ nhớ, rõ nhánh <table border="1"><tr><td>6 bits</td><td>5</td><td>5</td><td>16</td></tr><tr><td>opcode</td><td>rs</td><td>rt</td><td>immediate</td></tr></table> -J-format: Dùng trong các lệnh nhảy (jump – C: goto) <table border="1"><tr><td>6 bits</td><td>26</td></tr><tr><td>opcode</td><td>target address</td></tr></table>	6 bits	5	5	5	5	6	opcode	rs	rt	rd	shmat	funct	6 bits	5	5	16	opcode	rs	rt	immediate	6 bits	26	opcode	target address	ISA (Instruction Set Architecture) -Tập lệnh dành cho những bộ vi xử lý có kiến trúc tương tự nhau -MỘT SÓ ISA THÔNG DỤNG: -Đòng vi xử lý 80x86 (gọi tắt x86) của Intel +IA-16: Đòng xử lý 16 bit +IA-32: Đòng xử lý 32 bit +IA-64: Đòng xử lý 64 bit -MIPS: Dùng rất nhiều trong hệ thống nhúng (embedded system) -PowerPC của IBM -THIẾT KẾ ISA: CISC & RISC +Có 2 trường phái thiết kế bộ lệnh: +Complete Instruction Set Computer (CISC): bộ lệnh gồm rất nhiều lệnh, từ đơn giản đến phức tạp -Reduced Instruction Set Computer (RISC): bộ lệnh chỉ gồm các lệnh đơn giản	COMPILER -Trình biên dịch ngôn ngữ cấp cao -> hợp ngữ -Compiler phụ thuộc vào: +Ngôn ngữ cấp cao được biên dịch +Kiến trúc hệ thống phân cứng bên dưới mà nó đang chạy ASSEMBLER -Trình biên dịch hợp ngữ -> ngôn ngữ máy -Một bộ vi xử lý (đi kèm 1 bộ lệnh xác định) có thể có nhiều Assembler của nhiều nhà cung cấp khác nhau chạy trên các OS khác nhau -Assembly program phụ thuộc vào Assembler mà nó sử dụng (do các mờ róng, đặc điểm khác nhau giữa các Assembler) Làm sao để chạy những tập tin này trên máy tính? => Linker & Loader LINKER -Thực tế khi lập trình, ta sẽ dùng nhiều file (header / source) liên kết và kèm theo các thư viện có sẵn. -Cần chương trình Linker để liên kết các file sau khi đã biên dịch thành mã máy này (Object file) -Tập tin thực thi (ví dụ: .exe, .bat, .sh) Khi double click vào những tập tin thực thi, cần chương trình tính toán và tải vào memory để CPU xử lý -> Loader
6 bits	5	5	5	5	6																					
opcode	rs	rt	rd	shmat	funct																					
6 bits	5	5	16																							
opcode	rs	rt	immediate																							
6 bits	26																									
opcode	target address																									
QUY TRÌNH THỰC THI LỆNH (EXECUTE CYCLE) -Tính địa chỉ lệnh, Nạp lệnh, Giải mã lệnh, Tính địa chỉ của toán hạng, Nạp toán hạng. Thực hiện lệnh, Tính địa chỉ của toán hạng chưa kết quả, Ghi kết quả. -Các bước này được lặp đi lặp lại cho tất cả các lệnh tiếp theo -Quy trình này gọi là Instruction cycle – vòng lặp xử lý lệnh	ADDRESSING MODE: Là phương thức định vị trí (địa chỉ hóa) các toán hạng trong kiến trúc MIPS -Có 5 phương pháp chính: +Immediate addressing (Vd: addi \$t0, \$t0, 5) Toán hạng = hằng số 16 bit trong câu lệnh +Register addressing (Vd: add \$t0, \$t0, \$t1) Toán hạng = nội dung thanh ghi +Base addressing (Vd: lw \$t1, 8(\$t0)) Toán hạng = nội dung ô nhớ (địa chỉ ô nhớ = nội dung thanh ghi + hằng số 16 bit trong câu lệnh) +PC-relative addressing (Vd: beq \$t0, \$t1, Label) Toán hạng = địa chỉ đích lệnh nhảy = nội dung thanh ghi PC + hằng số 16 bit trong câu lệnh +Pseudodirect addressing (Vd: j 2500) Toán hạng = địa chỉ đích lệnh nhảy = các bit cao thanh ghi PC + hằng số 26 bit trong câu lệnh	QUÁ TRÌNH THỰC THI FILE TRÊN MÁY QUÁ TRÌNH NẠP LỆNH (FETCH CYCLE) <ul style="list-style-type: none">MAR ← PCMBR ← MemoryIR ← MBRPC ← PC + 1 <ul style="list-style-type: none">Thanh ghi PC (Program Counter):<ul style="list-style-type: none">Lưu địa chỉ (address) của lệnh tiếp theo cần nạpThanh ghi MAR (Memory Address Register):<ul style="list-style-type: none">Lưu địa chỉ (address) sẽ được output ra Address busThanh ghi MBR (Memory Buffer Register):<ul style="list-style-type: none">Lưu giá trị (value) sẽ được input / output từ Data busMặc định, giá trị thanh ghi PC sẽ tăng 1 lường = chép dài của lệnh vừa được nạpThanh ghi IR (Instruction Register):<ul style="list-style-type: none">Lưu mã lệnh sẽ được xử lý tiếp																								
logic	TIẾT KẾ MODUL NHỚ 32kb x 32bit từ chip nhớ 32kb x 8bit. -32kb x 32bit (32=2 ⁵ bit → 32KB = 2 ¹⁵) > 15 đường địa chỉ a0-a14. -32bit = 32 đường dữ liệu d0-d31. 32kb x 8bit (15 đường địa chỉ a0-a14. 8 đường dữ liệu d0-d7)	HOẠT ĐỘNG CỦA CPU KHI XỬ LÝ LỆNH -CPU xử lý lệnh qua 2 bước, gọi là chu kỳ lệnh: +Nạp lệnh (Fetch): Di chuyển lệnh từ memory vào thanh ghi (register) trong CPU+Thực thi lệnh (Execute): Giải mã lệnh và thực thi thao tác yêu cầu HOẠT ĐỘNG CỦA CPU KHI XỬ LÝ LỆNH -CPU xử lý lệnh qua 2 bước, gọi là chu kỳ lệnh: +Nạp lệnh (Fetch): Di chuyển lệnh từ memory vào thanh ghi (register) trong CPU+Thực thi lệnh (Execute): Giải mã lệnh và thực thi thao tác yêu cầu 																								

<p>MẠCH TỐ HỢP (TÍCH HỢP)</p> <ul style="list-style-type: none"> -Gồm n ngõ vào (input); m ngõ ra (output) +Mỗi ngõ ra là 1 hàm logic của các ngõ vào -Mạch tố hợp không mang tính ghi nhớ; Ngõ ra chỉ phụ thuộc vào Ngõ vào hiện tại, không xét những giá trị trong quá khứ <p>ĐỘ TRỄ MẠCH (PROPAGATION DELAY / GATE DELAY) = Thời điểm tín hiệu ra ổn định - thời điểm tín hiệu vào ổn định</p> <p>THIẾT KẾ- Lập bảng chân trị. - Viết hàm luận lý - Vẽ sơ đồ mạch và thử nghiệm</p> <p>MỘT SỐ MẠCH TỐ HỢP CƠ BẢN</p> <ul style="list-style-type: none"> -Mạch toàn cộng (Full adder) - Mạch giải mã (Decoder)- Mạch mã hoá (Encoder) <p>SOP – SUM OF PRODUCTS-POS – PRODUCT OF SUM</p> <p>MẠCH TOÀN CỘNG (FULL ADDER - FA)</p> <ul style="list-style-type: none"> -Mạch tố hợp thực hiện phép cộng số học 3 bit -Gồm 3 ngõ vào (A, B: bit cần cộng - C_i: bit nhớ) và 2 ngõ ra (kết quả thô từ 0 đến 3 với giá trị 2 và 3 cần 2 bit biểu diễn - S: ngõ tổng, C_o : ngõ nhớ) <p>MẠCH MÃ HOÁ NHỊ PHÂN (BINARY ENCODER)</p> <ul style="list-style-type: none"> Có 2ⁿ (hoặc ít hơn) ngõ vào, n ngõ ra -Quy định chỉ có duy nhất một ngõ vào mang giá trị = 1 tại một thời điểm -Nếu ngõ vào = 1 đó là ngõ thứ k thì các ngõ ra tạo thành số nhị phân có giá trị = k <p>MẠCH MÃ HOÁ THEO THÚ TỰ (PRIORITY ENCODER)</p> <ul style="list-style-type: none"> -Các ngõ vào được xem như có độ ưu tiên -Giá trị ngõ ra phụ thuộc vào các ngõ vào có độ ưu tiên cao nhất -Ví dụ: Độ ưu tiên ngõ vào x3 > x2 > x1 > x0 <p>MẠCH GIẢI MÃ (DECODER)</p> <ul style="list-style-type: none"> Có n ngõ vào, 2ⁿ (hoặc ít hơn) ngõ ra -Quy định chỉ có duy nhất một ngõ ra mang giá trị = 1 tại một thời điểm -Nếu các ngõ vào tạo thành số nhị phân có giá trị = k thì ngõ ra = 1 đó là ngõ thứ k <p>MẠCH ĐỒN (MULTIPLEXER - MUX) Còn gọi là mạch chọn dữ liệu</p> <ul style="list-style-type: none"> -Chọn 1 ngõ trong 2ⁿ ngõ vào để quyết định giá trị của duy nhất 1 ngõ ra -Mạch đòn 2ⁿ-1 có 2ⁿ ngõ nhập, 1 ngõ xuất và n ngõ nhập chọn <p>MẠCH TÁCH DEMULTIPLEXER (DEMUX)</p> <ul style="list-style-type: none"> -Chọn 1 ngõ trong 2ⁿ ngõ vào để quyết định giá trị của duy nhất 1 ngõ ra -Mạch DEMUX 1-2ⁿ có 1 ngõ nhập, 2ⁿ ngõ xuất và n ngõ nhập chọn <p>5 - THANH PAN CƠ BẢN CỦA MÁY TINH: processor (control, datapath), memory, devices(input, output).</p> <ul style="list-style-type: none"> -Bộ vi xử lí (CPU): datapath (registers, ALU), control unit, stalling: CPU= registers, ALU, control unit, internal bus; -Lệnh muốn thực thi: gửi địa chỉ lệnh chứa trong PC _bó nhớ lệnh_xd toán hạng _đọc thành ghi chứa toán hạng có địa chỉ tương ứng. -Xây dựng đường đi dữ liệu (Datapath): xu kiến trúc phần tử cần thiết cho câu lệnh, xây dựng phân khúc, xu hoán chính datapath cho câu lệnh. -Tập thành ghi: 3 ngõ nhận địa chỉ, 1 ngõ ghi, 2 ngõ đọc, 1 tín hiệu điều khiển ghi -Đơn vị số học: 2 ngõ vào toán hạng, 1 ngõ ra, 1 bit zero, 1 tín hiệu điều khiển -Thêm 2 thành phần cơ bản: bộ nhớ dữ liệu(1 ngõ nhận địa chỉ ô nhớ, 1 ngõ nhận dữ liệu cần ghi, 1 ngõ dữ liệu đọc, 2 tín hiệu điều khiển đọc/ghi), bộ nhớ rộng đầu(1 nhập, 1 ra) > L1 format -Datapath cho R_Format Tín hiệu dk ALU : 0000(and), 0001(or), 0010(add), 0110(sub), 0111(slt), 1100(nor) -CPU đơn chí thực tế k sd vì thời gian thiện lệnh khác nhau, trùng lặp pnt -CPU đa chí: thực thi 1 câu lệnh thành nhiều chu kì clock, thời gian thực thi theo giàn đồ trạng thái, dùng 1 bộ nhớ chung cho các câu lệnh, thêm vào 1 số thanh ghi chứa dữ liệu/kq trung gian 	<p>+Associative mapping:</p> <p>VD: bộ nhớ chính = 4GB -> N=32 bit -1 Line= 1Block= 32 byte= 2⁵ -> W= 5 bit -T= N-W=32-5 =27 bit</p> <p>+Set associative mapping:</p> <p>Vd: Bộ nhớ chính= 4GB -> N=32 bit. -Dung lượng Cache=256 KB = 2¹⁸byte</p> <p>1Line=1block =32 byte = 2⁵ byte -> W= 5 bit. -Số line trong Cache= $\frac{2^{18}}{2^5} = 2^{13}$ Line->L=13 bit</p> <p>Một set trong cache có 4 Line =2²Line. -Số set trong Cache = $\frac{2^{13}}{2^2} = 2^{11}$ set-> S= 11 bit</p> <p>T= N-(S+W)=32- (11+5)=16 bit. -XD (W,S,T) theo kiểu 4-way associative mapping</p> <p>-Tham số ảnh hưởng bộ nhớ cache: block size, cache size</p> <p>-Thuật toán thay thế: Random, FIFO(thay thế line nằm lâu nhất trong Cache), LFU (Line có số lần truy cập ít cùng 1 thời điểm), LRU (Line có thời gian lâu nhất k dc tham chiếu tới, tối ưu nhất)</p> <p>-Write Policy: +1 line bị thay đổi trong cache, sẽ thực hiện thao tác ghi lên lại RAM : write through, write back(line bị thay thế)+nhiều processor chia sẻ RAM, mỗi processor có cache riêng: bus watching with WT(loại bỏ line khi thay đổi trong 1 cache khác), hardware transparency(tự động cập nhật các cache khác khi line bị 1 cache thay đổi), noncacheable share memory (pân bộ nhớ dùng chung sẽ k dc đưa vào cache)</p> <p>-Số lượng và loại cache: +Mức cache : L1, L2....</p> <p>+Mức tháp : onchip, cao: offchip truy cập qua external bus or bus dành riêng</p> <p>-Cache trên các bộ xử lý Intel: +80486: 8 KB cach L1 trên chip (on-chip)+Pentium: có 2 level cache L1 trên chip +cache lệnh: 8KB +cache dữ liệu: 8KB+ Pentium 4(2000); có 2 level cache L1 và L2 trên chip +cache L1: 2 cache, mỗi cache 8KB; kích thước Line = 64byte; 4-way associative mapping +cache L2: 256KB; kích thước Line = 128byte; 8-way associative mapping</p>	<p>*Chương trình đang thực hiện, dữ liệu đang thao tác, tồn tại trên mọi hệ thống, ngắn nhò dc đánh giá chi trực tiếp bởi CPU, dung lượng < kgian đia chi bộ nhớ mà CPU quản lý, công nghệ lưu trữ DRAM</p> <p>*Phân loại Dram: SIMM(cũ, chậm); RIMM(mới, n nhất)</p> <p>+Bộ nhớ đệm: tích hợp trên chip của CPU, sd công nghệ lưu trữ SRAM (bit lưu trữ bằng các flip flop-> thông tin ôn định, cấu trúc phức tạp, dung lượng chip nhỏ, speed nhanh, đắt tiền, dùng làm bộ nhớ Cache)</p> <p>-Khi đọc 1 ô nhớ từ bộ nhớ, nếu chưa có cache miss: chép ô nhớ đó và 1 số ô nhô lân cận từ bộ nhớ chính vào cache; nếu có cache hit: đọc từ cache, k cần truy xuất bộ nhớ chính. -Cache là bản copy một pán bộ nhớ chính, dùng công nghệ SRAM, truy xuất cao hơn bộ nhớ chính. -Nguyên lý cơ sở khi truy xuất: temporal locality (cục bộ về thời gian), spatial locality (cục bộ về không gian). CPU (truy xuất từng byte/word)-> cache(truy xuất từng block) -> RAM</p> <p>-PP ánh xạ: +Direct mapping (ánh xạ trực tiếp)</p> <p>Vd: bộ nhớ chính =4GB=2³²byte-> N=32 bit</p> <p>dung lượng cache=256KB=2¹⁸byte -> dung 18 bit đánh địa chỉ ô nhớ trong Cache. -1line=1 block=32 byte= 2⁵ byte->W=5 bit. -Số Line trong Cache= $\frac{2^{18}}{2^5} = 2^{13}$ Line -> L=13 bit. -T=N-(L+W)=32-(13+5)=14 bit</p> <p>Xđịnh (W,L,T)</p>
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------	----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------	--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------