

<div><div>TỔNG QUAN</div><div>1_Tổng quan máy tính</div><div>2_Biểu diễn số nguyên</div><div>3_Biểu diễn số thực</div><div>4,5,6_Lập trình Hợp Ngữ</div><div>7_Mạch Logic</div><div>8_Thiết kế CPU</div><div>9_Pipeline</div><div>10_Bộ nhớ</div><div>11_Hệ thống nhập xuất</div></div>	<div><div>DỊCH LUẬN LÝ</div><div>-Dịch trái (sll – shift left logical): Thêm vào các bit 0 bên phải</div><div>-Dịch phải (srl – shift right logical): Thêm vào các bit 0 bên trái</div><div>DỊCH SỐ HỌC</div><div>-Dịch phải (sra – shift right arithmetic):</div><div>Thêm các bit = giá trị bit đầu bên trái</div></div>	<div><div>QUÁ TRÌNH PHÁT TRIỂN</div><div>Thế hệ Khoảng thời gian Công nghệ</div><div>1.1940 – 1956 Vacuum tubes (đèn chân không)</div><div>2_1956 – 1963 Transistors (linh kiện bán dẫn)</div><div>3_1964 – 1971 Integrated Circuits (vi mạch tích hợp)</div><div>4_1971 – nay Microprocessors (vi xử lý)</div><div>5_Tương lai Parallel Processing</div><div>ĐỊNH LUẬT MOORE</div><div>Số lượng transistor tích hợp trong 1 IC tăng gấp đôi mỗi 1.5 năm(18 tháng).</div></div>	<div><div>5 THÀNH PHẦN CƠ BẢN:</div><div>Input, output, memory, processor, datapath, control.</div><div>&lt;Bộ xử lý, bộ nhớ chính, hệ thống kết nối , thiết bị nhập/ xuất&gt;</div><div>WAFER (ĐÈ CHIP): Tấm silicon mỏng đã được cấy vật liệu khác nhau để tạo ra những vi mạch</div><div>-Có kích thước trung bình từ 25,4mm (1inch) – 200mm (7.9inch).</div><div>CHIP: Có thể hiểu là mạch tích hợp (Integrated Circuit) gắn trên đế chip (wafer) nhằm xử lý các công việc trên máy tính.</div><div>-Chip có kích thước rất nhỏ nhưng có thể chứa hàng chục triệu transistor, số lượng transistor càng lớn thì tốc độ truyền và xử lý tín hiệu càng nhanh</div><div>-Hiện nay có các loại chip xử lý: 4, 8, 16, 32, 64 bit</div></div>
<div><div>-Nhiệm vụ cơ bản nhất của CPU là phải thực hiện các lệnh được yêu cầu, gọi là instruction</div><div>-Các CPU sẽ sử dụng các tập lệnh (instruction set) khác nhau để có thể giao tiếp với nó</div><div>KÍCH THƯỚC LỆNH BỊ ẢNH HƯỞNG BỞI:</div><div>+Cấu trúc đường truyền bus +Kích thước và tổ chức bộ nhớ +Tốc độ CPU</div><div>-Giải pháp tối ưu lệnh:</div><div>+Dùng lệnh có kích thước ngắn, mỗi lệnh chỉ nên được thực thi trong đúng 1 chu kỳ CPU</div><div>+Dùng bộ nhớ cache</div><div>BỘ LỆNH MIPS</div><div>Được xây dựng theo kiến trúc (RISC) với 4 nguyên tắc: +Càng đơn giản, càng ổn định. +Càng nhỏ gọn, xử lý càng nhanh. +Tăng tốc xử lý cho những trường hợp thường xuyên xảy ra</div><div>+Thiết kế đòi hỏi sự thỏa hiệp tối</div></div>	<div><div>- x SHL y = x . 2<sup>y</sup>;      x SHR y = x / 2<sup>y</sup></div><div>- AND dùng để tắt bit (AND với 0 luôn = 0); OR dùng để bật bit (OR với 1 luôn = 1)</div><div>- XOR, NOT dùng để đảo bit (XOR với 1 = đảo bit đó)</div><div>- x AND 0 = 0; x XOR x = 0</div><div>- Lấy giá trị tại bit thứ i của x: (x SHR i) AND 1;</div><div>- Gán giá trị 1 tại bit thứ i của x: (1 SHL i) OR x;</div><div>- Gán giá trị 0 tại bit thứ i của x: NOT(1 SHL i) AND x;</div><div>Đảo bit thứ i của x: (1 SHL i) XOR x</div></div>	<div><div>BIỂU DIỄN SỐ THỰC SAU THEO DẠNG SỐ CHẤM ĐỘNG CHÍNH XÁC ĐƠN (32 bit): X = -5.25</div><div>Bước 1: Đổi X sang hệ nhị phân</div><div>X = -5.25<sub>10</sub> = -101.01<sub>2</sub></div><div>Bước 2: Chuẩn hóa theo dạng ±1.F * 2<sup>E</sup></div><div>X = -5.25 = -101.01 = -1.0101 * 2<sup>2</sup></div><div>Bước 3: Biểu diễn Floating Point</div><div>- Số âm: bit dấu Sign = 1</div><div>- Số mũ E = 2 =&gt; Phần mũ exponent với số thừa K=127 được biểu diễn:-&gt;Exponent = E + 127 = 2 + 127 = 129<sub>10</sub> = 1000 0001<sub>2</sub></div><div>- Phần định trị = 0101 0000 0000 0000 0000 000 (Thêm 19 số 0 cho đủ 23 bit)</div><div>- Kết quả nhận được: 1 1000 0001 0101 0000 0000 0000 0000 0000</div></div>	<div><div>CHIPSET: là tập hợp nhiều chip gắn kết lại với nhau trên cùng 1 đế chip (wafer) để xử lý nhiều công việc trên máy tính</div><div>-Một số chipset thông dụng:</div><div>CPU: Đơn vị xử lý trung tâm; GPU: Đơn vị xử lý đồ họa trên máy;</div><div>RAM: Bộ nhớ truy cập tức thời chuyên phục vụ cho CPU; BÀN CẦU BÁC (tích hợp trên mainboard): Hỗ trợ truyền thông tin cho CPU, RAM, nắm sát CPU (Hệ thống Mainboard AMD không có chipset này vì được tích hợp ngay trên CPU); BÀN CẦU NAM (tích hợp trên mainboard): Quản lý thiết bị ngoại vi như HDD, Mouse, Keyboard...Nằm cuối mainboard</div></div>
<div><div>-A==B</div><div>beq \$s0, \$s1, label #if(\$s0==\$s1) goto label</div><div>-A!=B</div><div>bne \$s0, \$s1, label #if(\$s0!=\$s1) goto label</div><div>-A &lt; B</div><div>slt \$t0, \$s0, \$s1 # if (a &lt; b) then \$t0 = 1</div><div>bne \$t0, \$0, Label # if (a &lt; b) then goto Label</div><div>-A &gt; B</div><div>slt \$t0, \$s1, \$s0 # if (b &lt; a) then \$t0 = 1</div><div>bne \$t0, \$0, Label # if (b &lt; a) then goto Label</div><div>-A ≥ B</div><div>slt \$t0, \$s0, \$s1 # if (a &lt; b) then \$t0 = 1</div><div>beq \$t0, \$0, Label # if (a ≥ b) then goto Label</div><div>- A ≤ B</div><div>slt \$t0, \$s1, \$s0 # if (b &lt; a) then \$t0 = 1</div><div>beq \$t0, \$0, Label # if (b ≥ a) then goto Label</div></div>	<div><div>NGÔN NGỮ MÁY (MACHINE LANGUAGE)</div><div>-Ngôn ngữ máy cho phép người lập trình đưa ra các hướng dẫn đơn giản mà bộ vi xử lý (CPU) có thể thực hiện được ngay:+Các hướng dẫn này được gọi là chỉ thị / lệnh (instruction) hoặc mã máy (machine code)</div><div>+Mỗi bộ vi xử lý (CPU) có 1 ngôn ngữ riêng, gọi là bộ lệnh (instruction set)</div><div>-Trong cùng 1 dòng vi xử lý (processor family) bộ lệnh gần giống nhau</div><div>INSTRUCTION</div><div>-Là dãy bit chứa yêu cầu mà bộ vi xử lý trongCPU (ALU) phải thực hiện</div><div>-Instruction gồm 2 thành phần:</div><div>+Mã lệnh (opcode): thao tác cần thực hiện</div><div>+Thông tin về toán hạng (operand): các đối tượng bị tác động bởi thao tác chứa trong mã lệnh</div></div>	<div><div>S Exp Significand (Fraction)</div><div>-Largest positive normalized number: +1.[23 số 1] * 2<sup>127</sup></div><div>0 1111 1110 1111 1111 1111 1111 1111 111</div><div>-Smallest positive normalized number: +1.[23 số 0] * 2<sup>-126</sup></div><div>0 0000 0001 0000 0000 0000 0000 0000 000</div><div>-Tương tự cho số negative (số âm)</div><div>-Largest positive denormalized number: +0.[23 số 1] * 2<sup>-127</sup></div><div>0 0000 0000 1111 1111 1111 1111 1111 111</div><div>Tuy nhiên IEEE 754 quy định là +0.[23 số 1] * 2<sup>-126</sup>vì muốn tiện gần hơn với “Smallest positive normalized number = +1.[23 số 0] * 2<sup>-126</sup>”</div><div>-Smallest positive denormalized number: +1.[22 số 0]1 * 2<sup>-127</sup></div><div>0 0000 0000 0000 0000 0000 0000 0000 001. Tuy nhiên IEEE 754 quy định là +0.[22 số 0]1 * 2<sup>-126</sup></div><div>-Tương tự cho số negative (số âm)</div></div>	<div><div>COMPILER -Trình biên dịch ngôn ngữ cấp cao -&gt; hợp ngữ</div><div>-Compiler phụ thuộc vào: +Ngôn ngữ cấp cao được biên dịch</div><div>+Kiến trúc hệ thống phần cứng bên dưới mà nó đang chạy</div><div>ASSEMBLER-Trình biên dịch hợp ngữ-&gt; ngôn ngữ máy</div><div>-Một bộ vi xử lý (đi kèm 1 bộ lệnh xác định) có thể có nhiều Assembler của nhiều nhà cung cấp khác nhau chạy trên các OS khác nhau</div><div>-Assembly program phụ thuộc vào Assembler mà nó sử dụng (do các mở rộng, đặc điểm khác nhau giữa các Assembler)</div><div>Làm sao để chạy những tập tin này trên máy tính? -&gt;Linker &amp; Loader</div><div>LINKER</div><div>-Thực tế khi lập trình, ta sẽ dùng nhiều file (header / source) liên kết và kèm theo các thư viện có sẵn. -Cần chương trình Linker để liên kết các file sau khi đã biên dịch thành mã máy này (Object file)</div><div>-Tập tin thực thi (ví dụ: .exe, .bat, .sh)</div><div>Khi double click vào những tập tin thực thi, cần chương trình tính toán và tải vào memory để CPU xử lý -&gt; Loader</div></div>
<div><div>NGUYÊN TẮC LƯU DỮ LIỆU TRONG BỘ NHỚ</div><div>-MIPS thao tác và lưu trữ dữ liệu trong bộ nhớtheo 2 nguyên tắc:</div><div>+ALIGNMENT RESTRICTION:Các đối tượng lưu trong bộ nhớ (từ nhỏ) phải bắt đầu tại địa chỉ là bội số của kích thước đối tượng.</div><div>-Mà mỗi từ nhớ có kích thước là 32 bit = 4 byte = kích thước lưu trữ của 1 thanh ghi trong CPU</div><div>-Nhu vậy, từ nhớ phải bắt đầu tại địa chỉ là bội số của 4</div><div>+BIG ENDIAN</div></div>	<div><div>ISA (Instruction Set Architecture)</div><div>-Tập lệnh dành cho những bộ vi xử lý có kiến trúc tương tự nhau</div><div>-MỘT SỐ ISA THÔNG DỤNG:</div><div>-Đồng vi xử lý 80x86 (gọi tắt x86) của Intel</div><div>+IA-16: Đồng xử lý 16 bit +IA-32: Đồng xử lý 32 bit</div><div>+IA-64: Đồng xử lý 64 bit</div><div>-MIPS: Dùng rất nhiều trong hệ thống nhúng (embedded system)</div><div>-PowerPC của IBM</div><div>-THIẾT KẾ ISA: CISC &amp; RISC</div><div>+Có 2 trường phái thiết kế bộ lệnh:</div><div>-Complete Instruction Set Computer (CISC): bộ lệnh gồm rất nhiều lệnh, từ đơn giản đến phức tạp</div><div>-Reduced Instruction Set Computer (RISC): bộ lệnh chỉ gồm các lệnh đơn giản</div><div>BỘ PHẬN PHIÊN DỊCH (INTERPRETER) HỢP NGỮ (ASSEMBLY LANGUAGE)</div><div>ADDRESSING MODE: Là phương thức định vị trí (địa chỉ hóa) các toán hạng trong kiến trúc MIPS</div><div>-Có 5 phương pháp chính:</div><div>+Immediate addressing (Vd: addi \$t0, \$t0, 5)</div><div>Toán hạng = hằng số 16 bit trong câu lệnh</div><div>+Register addressing (Vd: add \$t0, \$t0, \$t1) Toán hạng = nội dung thanh ghi</div><div>+Base addressing (Vd: lw \$t1, 8(\$t0) ) Toán hạng = nội dung ô nhớ (địa chỉ ô nhớ = nội dung thanh ghi + hằng số 16 bit trong câu lệnh)</div><div>+PC-relative addressing (Vd: beq \$t0, \$t1, Label)</div><div>Toán hạng = địa chỉ đích lệnh nhảy = nội dung thanh ghi PC + hằng số 16 bit trong câu lệnh</div><div>+Pseudodirect addressing (Vd: j 2500)</div><div>Toán hạng = địa chỉ đích lệnh nhảy = các bit cao thanh ghi PC + hằng số 26 bit trong câu lệnh</div></div>	<div><div>QUÁ TRÌNH THỰC THI FILE TRÊN MÁY</div><div>High-level language program</div><div>Program → Compiler → Assembler → Linker → Computer</div><div>Assembly language program</div></div>	<div><div>QUÁ TRÌNH NẠP LỆNH (FETCH CYCLE)</div><div>□ PC ← PC</div><div>□ MBR ← Memory</div><div>□ IR ← MBR</div><div>□ PC ← PC + 1</div><div><div>CPU</div><div>PC ← MAR</div><div>MAR → Control Unit</div><div>Control Unit → Memory</div><div>Memory → Data Bus</div><div>IR ← MBR</div><div>Address Bus</div><div>Data Bus</div><div>Control Bus</div></div><div><div>Thành ghi PC (Program Counter)</div><div>• Lưu địa chỉ (address) của lệnh sắp được nạp</div><div>Thành ghi MAR (Memory Address Register)</div><div>• Lưu địa chỉ (address) sẽ được output ra Address bus</div><div>Thành ghi MBR (Memory Buffer Register)</div><div>• Lưu giá trị (value) sẽ được input / output từ Data bus</div><div>Thành ghi IR (Instruction Register)</div><div>• Lưu mã lệnh sẽ được xử lý tiếp</div><div>• Control Unit di chuyển mã lệnh, có địa chỉ trong PC, vào thanh ghi IR</div><div>• Mặc định, giá trị thanh ghi PC sẽ tăng 1 lượng = chiều dài của lệnh vừa được nạp</div></div></div>
<div><div>QUY TRÌNH THỰC THI LỆNH (EXECUTE CYCLE)</div><div>-Tính địa chỉ lệnh, Nạp lệnh, Giải mã lệnh, Tính địa chỉ của</div><div>toán hạng, Nạp toán hạng, Thực hiện lệnh, Tính địa chỉ của toán hạng chứa kết quả, Ghi kết quả.</div><div>-Các bước này được lặp đi lặp lại cho tất cả các lệnh tiếp theo</div><div>-Quy trình này gọi là Instruction cycle – vòng lặp xử lý lệnh</div></div>	<div><div>THIẾT KẾ MODUL NHỎ32kb x 32bit từ chip nhớ 32kb x 8bit.</div><div>-32kb x 32bit (32=2<sup>5</sup>bit -&gt;32KB = 2<sup>15</sup>-&gt;15 đường địa chỉ a0-a14.</div><div>-32bit = 32 đường dữ liệu d0-d31.</div><div>32kb x 8bit (15 đường địa chỉ a0-a14. 8 đường dữ liệu d0-d7)</div></div>	<div><div>HOẠT ĐỘNG CỦA CPU KHI XỬ LÝ LỆNH</div><div>-CPU xử lý lệnh qua 2 bước, gọi là chu kỳ lệnh:</div><div>+Nạp lệnh (Fetch): Di chuyển lệnh từ memory vào thanh ghi (register) trong CPU+Thực thi lệnh (Execute): Giải mã lệnh và thực thi thao tác yêu</div><div>HOẠT ĐỘNG CỦA CPU KHI XỬ LÝ LỆNH</div><div>-CPU xử lý lệnh qua 2 bước, gọi là chu kỳ lệnh:</div><div>+Nạp lệnh (Fetch): Di chuyển lệnh từ memory vào thanh ghi (register) trong CPU+Thực thi lệnh (Execute): Giải mã lệnh và thực thi thao tác yêu</div></div>	<div><div>Start</div><div>Fetch next Instruction</div><div>Execute Instruction</div><div>Halt</div></div>

logic

<p><b>MẠCH TỔ HỢP (TÍCH HỢP)</b></p> <p>-Gồm n ngõ vào (input); m ngõ ra (output)</p> <p>+Mỗi ngõ ra là 1 hàm luận lý của các ngõ vào</p> <p>-Mạch tổ hợp không mang tính ghi nhớ: Ngõ ra chỉ phụ thuộc vào Ngõ vào hiện tại, không xét những giá trị trong quá khứ</p> <p><b>ĐỘ TRỄ MẠCH (PROPAGATION DELAY / GATE DELAY)</b> = Thời điểm tín hiệu ra ổn định - thời điểm tín hiệu vào ổn định</p> <p><b>THIẾT KẾ</b>- Lập bảng chân trị. - Viết hàm luận lý</p> <p>- Vẽ sơ đồ mạch và thử nghiệm</p> <p><b>MỘT SỐ MẠCH TỔ HỢP CƠ BẢN</b></p> <p>- Mạch toàn cộng (Full adder) - Mạch giải mã (Decoder)- Mạch mã hoá (Encoder)</p> <p><b>SOP – SUM OF PRODUCTS-POS – PRODUCT OF SUM</b></p>	<p>-&gt;Sẽ cần 4 chip nhớ .</p> <table><tr><td colspan="2"><b>MỘT SỐ ĐĂNG THỨC CƠ BẢN</b></td></tr><tr><td><math>x + 0 = x</math> <math>x + 1 = 1</math> <math>x + x = x</math> <math>x + x' = 1</math> <math>x + y = y + x</math> <math>x + (y + z) = (x + y) + z</math> <math>x(y + z) = xy + xz</math> <math>(x + y)' = x'.y'</math> (De Morgan) <math>(x')' = x</math></td><td><math>x . 0 = 0</math> <math>x . 1 = x</math> <math>x . x = x</math> <math>x . x' = 0</math> <math>xy = yx</math> <math>x(yz) = (xy)z</math> <math>x + yz = (x + y)(x + z)</math> <math>(xy)' = x' + y'</math> (De Morgan)</td></tr></table>	<b>MỘT SỐ ĐĂNG THỨC CƠ BẢN</b>		$x + 0 = x$ $x + 1 = 1$ $x + x = x$ $x + x' = 1$ $x + y = y + x$ $x + (y + z) = (x + y) + z$ $x(y + z) = xy + xz$ $(x + y)' = x'.y'$ (De Morgan) $(x')' = x$	$x . 0 = 0$ $x . 1 = x$ $x . x = x$ $x . x' = 0$ $xy = yx$ $x(yz) = (xy)z$ $x + yz = (x + y)(x + z)$ $(xy)' = x' + y'$ (De Morgan)
<b>MỘT SỐ ĐĂNG THỨC CƠ BẢN</b>					
$x + 0 = x$ $x + 1 = 1$ $x + x = x$ $x + x' = 1$ $x + y = y + x$ $x + (y + z) = (x + y) + z$ $x(y + z) = xy + xz$ $(x + y)' = x'.y'$ (De Morgan) $(x')' = x$	$x . 0 = 0$ $x . 1 = x$ $x . x = x$ $x . x' = 0$ $xy = yx$ $x(yz) = (xy)z$ $x + yz = (x + y)(x + z)$ $(xy)' = x' + y'$ (De Morgan)				
<p><b>MẠCH TOÀN CỘNG (FULL ADDER - FA)</b></p> <p>-Mạch tổ hợp thực hiện phép cộng số học 3 bit</p> <p>-Gồm 3 ngõ vào (A, B; bit cần cộng – C<sub>i</sub>: bit nhớ) và 2 ngõ ra (kết quả có thể từ 0 đến 3 với giá trị 2 và 3 cần 2 bit biểu diễn – S: ngõ tổng, C<sub>0</sub> : ngõ nhớ)</p> <p><b>MẠCH MÃ HOÁ NHỊ PHÂN (BINARY ENCODER)</b></p> <p>Có 2<sup>n</sup> (hoặc ít hơn) ngõ vào, n ngõ ra</p> <p>-Quy định chỉ có duy nhất một ngõ vào mang giá trị = 1 tại một thời điểm</p> <p>-Nếu ngõ vào = 1 đó là ngõ thứ k thì các ngõ ra tạo thành số nhị phân có giá trị = k</p> <p><b>MẠCH MÃ HOÁ THEO THỨ TỰ (PRIORITY ENCODER)</b></p> <p>-Các ngõ vào được xem như có độ ưu tiên</p> <p>-Giá trị ngõ ra phụ thuộc vào các ngõ vào có độ ưu tiên cao nhất</p> <p>-Ví dụ: Độ ưu tiên ngõ vào x3 &gt; x2 &gt; x1 &gt; x0</p> <p><b>MẠCH GIẢI MÃ (DECODER)</b></p> <p>Có n ngõ vào, 2<sup>n</sup> (hoặc ít hơn) ngõ ra</p> <p>-Quy định chỉ có duy nhất một ngõ ra mang giá trị = 1 tại một thời điểm</p> <p>-Nếu các ngõ vào tạo thành số nhị phân có giá trị = k thì ngõ ra = 1 đó là ngõ thứ k</p> <p><b>MẠCH ĐƠN (MULTIPLEXER - MUX)</b> Còn gọi là mạch chọn dữ liệu</p> <p>-Chọn n ngõ trong 2<sup>n</sup> ngõ vào để quyết định giá trị của duy nhất 1 ngõ ra</p> <p>-Mạch đơn 2<sup>n</sup> – 1 có 2<sup>n</sup> ngõ nhập, 1 ngõ xuất và n ngõ nhập chọn</p> <p><b>MẠCH TÁCH DEMULTIPLEXER (DEMUX)</b></p> <p>-Chọn n ngõ trong 2<sup>n</sup> ngõ vào để quyết định giá trị của duy nhất 1 ngõ ra</p> <p>-Mạch DEMUX 1-2<sup>n</sup> có 1 ngõ nhập, 2<sup>n</sup> ngõ xuất và n ngõ nhập chọn</p>	<p><b>MẠCH TUẦN TỰ</b></p> <p>-Khác với mạch tổ hợp, ở mạch tuần tự thì ngõ ra không chỉ phụ thuộc vào giá trị hiện thời của ngõ vào, mà còn phụ thuộc giá trị quá khứ</p> <p>-Mạch tuần tự có khả năng “ghi nhớ các trạng thái trong quá khứ”</p> <p><b>MẠCH LẬT</b></p> <p>-Là 1 thành phần cấu thành mạch tuần tự. -Có chức năng lưu trữ 1 bit nhị phân. -Có nhiều loại mạch lật, sự khác nhau ở chỗ số ngõ vào và cách thức các ngõ vào tác động đến trạng thái bit nhị phân</p> <p><b>MẠCH TUẦN TỰ ĐỒNG BỘ</b></p> <p><b>LATENCY</b>: thời gian hoàn thành 1 công việc nhất định</p> <p><b>THROUGHPUT</b>: số lượng công việc có thể hoàn thành trong 1 khoảng thời gian nhất định</p> <p><b>PIPELINE</b>: là throughput trên toàn bộ cv đc giao</p> <p>Trên tài nguyên k đổi, cv thực hiện song song chạy trong 1 ống pipeline</p> <p><b>PIPELINING</b> : lệnh thực hiện gổì đầu nhau, tiết kiệm thời gian rồi giữa các công đoạn, tăng tốc độ xử lí lệnh</p> <p><b>BUỚC THỰC THI LỆNH TRONG MIPS</b>:</p> <p>+Ifetch: Instruction Fetch, Increment PC(nạp lệnh )</p> <p>+Dcd: Instruction Decode, Read Registers(giải mã lệnh)</p> <p>+Exec: (thực thi) +Men-ref: Calculate Address(tính toán địa chỉ toán hạng) +Arith-log: Perform Operation(tính toán số học) +Mem: (lưu chuyển với bộ nhớ )</p> <p>Load: Read Data from Memory +Store: Write Data from Memory +WB: Write Data Back to Register (lưu dữ liệu vào thanh ghi)</p> <p><b>TRỞ NGẠI CỦA PIPELINE</b>:</p> <p><b>STRUCTURAL HAZARDS</b>: nhiều lệnh dùng chung 1 tài nguyên tại 1 thời điểm</p> <p><b>DATA HAZARD</b>: lệnh sau dùng dữ liệu kq của lệnh trc</p> <p><b>CONTROL HAZARD</b>: rẽ nhánh gây ra, liên sau dợt kq rẽ nhánh lệnh trước -&gt;Hiện tượng stalls or bubbles</p> <p><i>Structural hazards #1</i>: single memory-&gt; Giải pháp: tạo 2 bộ nhớ đệm Cache Level 1/CPU (L1 instruction Cache and L1 Data Cache),pân cứng phức tạp hơn...</p> <p><i>Structural hazards #2</i>: register -&gt; 2 Giải pháp: +RegFile có tốc độ truy cập nhanh (ít hơn ½ t / ALU/ 1 clock)</p> <p>+Tạo RegFile vs 2 ngõ Read and write độc lập</p> <p><b>Control hazard</b>: rẽ nhánh -&gt;Giải pháp: trì hoãn stall đến lúc điều kiện rẽ nhánh được thực hiện-&gt; chèn lệnh rác(or hoãn việc nạp lệnh sang lệnh kế(trong 2 chu kì clock))</p> <p>+<b>optimization 1 ( sự tối ưu hóa)</b>: chèn thêm pép so sánh rẽ nhánh đặc biệt tại stage 2(decode)-&gt; quyết định giá trị mới cho thanh ghi (lợi ích: chỉ có 1 lệnh không cần thiết được nạp -&gt; cần 1 no-op là đủ)</p> <p>+<b>optimization 2</b>: tái định nghĩa rẽ nhánh: khi thực thi rẽ nhánh, một lệnh ngay sau lệnh rẽ nhánh sẽ dc thực thi (brand-delay slot: xấu nhất: đặt 1 lệnh no-op vào trong br. Tốt nhất: tìm dc 1 lệnh trc lệnh rẽ nhánh, k ảnh hưởng đến chương trình.)</p> <p><b>Giải páp Data hazard</b>:</p> <p>+Forwarding: Trì hoãn lệnh sub lại sau đó dùng forwarding.</p> <p>+Load: vị trí lệnh sau 1 load gọi là load delay slot.+ Lệnh dùng kq của load, hardware interlock có thể sẽ hoãn nó đúng 1 chu kì clock (lệnh k liên quan-&gt; hoãn lệnh đó).</p>				
<p>+Associative mapping:</p> <p>VD: bộ nhớ chính= 4GB -&gt; N=32 bit -1 Line= 1Block= 32 byte= 2<sup>5</sup> -&gt; W= 5 bit -T= N-W=32-5 =27 bit</p> <p>+Set associative mapping:</p> <p>Vd: Bộ nhớ chính= 4GB -&gt; N=32 bit. -Dung lượng Cache=256 KB = 2<sup>18</sup>byte</p> <p>1Line=1block =32 byte = 2<sup>5</sup> byte -&gt; W= 5 bit. -Số line trong Cache= <math>\frac{2^{18}}{2^5} = 2^{13}</math>Line-&gt;L=13 bit</p> <p>Một set trong cache có 4 Line =2<sup>2</sup>Line. -Số set trong Cache = <math>\frac{2^{13}}{2^2} = 2^{11}</math>set-&gt; S= 11 bit</p> <p>T= N-(S+W)=32- (11+5)=16 bit. -XĐ (W,S,T) theo kiểu 4-way associative mapping</p> <p>-Tham số ảnh hưởng bộ nhớ cache: block size,cache size</p> <p>-Thuật toán thay thế: Random, FIFO(thay thế line nằm lâu nhất trong Cache), LFU (Line có số lần truy cập ít cùng 1 thời điểm), LRU (Line có thời gian lâu nhất k dc tham chiếu tới, tối ưu nhất)</p> <p>-Write Policy: +1 line bị thay đổi trong cache, sẽ thực hiện thao tác ghi lên lại RAM : write through, write back(line bị thay thế) +nhiều processor chia sẻ RAM, mỗi processor có cache riêng: bus watching with WT(loại bỏ line khi thay đổi trong 1 cache khác), hardware transparency(tự động cập nhật các cache khác khi line bị 1 cache thay đổi), noncacheable share memory (pân bộ nhớ dùng chung sẽ k dc đưa vào cache)</p> <p>-Số lượng và loại cache: +Mức cache : L1, L2.....</p> <p>+Mức thấp : onchip, cao: offchip truy cập qua external bus or bus dành riêng</p> <p>-Cache trên các bộ xử lý Intel: +80486: 8 KB each L1 trên chip (on-chip)+Pentium: có 2 level cache L1 trên chip +cache lệnh: 8KB +cache dữ liệu: 8KB+ Pentium 4(2000): có 2 level cache L1 và L2 trên chip</p> <p>+cache L1: 2 cache, mỗi cache 8KB; kích thước Line = 64byte; 4-way associative mapping</p> <p>+cache L2: 256KB; kích thước Line = 128byte; 8-way associative mapping</p>	<p>-Các instruction trong MIPS có kích thước ntn? -&gt; có kích thước khác nhau, nhỏ nhất là 32 bit, lớn nhất là 64 bit.</p> <p>-IA-64 là tên gọi của ? -&gt; là tên gọi của 1 kiến trúc bộ lệnh</p> <p>-Phát biểu nào không đúng về kiến trúc bộ lệnh (KTBL)</p> <p>+KTBL có thể có nhiều cài đặt khác nhau</p> <p>+Ktbl là một thành phần quan trọng của KT vì xử lí</p> <p>+Ktbl của AMD hoàn toàn khác kiến trúc bộ lệnh của Intel</p> <p>+X86, MIPS là các ktbl</p> <p>-&gt;D (do ktbl là phần mềm, còn kt vì xử lí là phần cứng nên không thể là cấu b)</p> <p>Thông số FSB ghi kèm các bộ xử lí là loại bus? -&gt; nói bộ v xử lí và bộ nhớ chính</p> <p>-Hệ số nguyên dạng bù 2 có miền giá trị nào? -(2n-1) -&gt; (2n-1 - 1)</p> <p>-X = 0101 0101 phép toán cho kết quả vẫn là X là?</p> <p>-&gt;((X AND 0fh) SHL 4) OR ((X AND F0h) SHR 4)</p> <p>-Sau khi nhân 2 số nguyên có đầu bằng thuật toán Booth, điều gì sẽ xảy ra? -</p> <p>&gt;Thừa số thứ nhất (M) giữ nguyên giá trị, thừa số thứ 2 (Q) mất giá trị</p> <p>-Trong hệ số chấm động CXXD 32 bit, số dương có thể chuẩn hóa lớn nhất là ?</p> <p>-&gt;1.[23 số 1] * 2127</p> <p>-Rút gọn biểu thức (x + y + z)* (x + y' + z)* (x' + y + z')-&gt;Xy + z'</p> <p>-Multiplexer có 12 ngõ vào cần bao nhiêu cổng? -&gt; 4 cổng</p> <p>-Ngõ vào bằng 1 tại ngõ k thì ngõ ra tạo thành số nhị phân gia trị k, đó là mạch gì? -&gt; binary encoder</p> <p>-Trạng thái cảm xảy ra trong mạch nào -&gt; mạch lật RS.</p> <p>-Trong RS, Q(+=1) = Q(t) = 0 thì giá trị 2 ngõ vào tnn? -&gt; S = 0, R = x.</p> <p>-Mục đích của pipeline là? -&gt; tăng throughput</p> <p>-Control haxard xảy ra khi nào? -&gt; 1 lệnh phải chờ kết quả của lệnh khác</p> <p>-Branch – delay-slot là gì? -&gt; lệnh luôn được thực hiện ngay phía sau lệnh rẽ nhánh, bắt chấp kết quả của lệnh ra nhánh</p> <p>-Kiểm tra delayed branch thực thi trong pipeline, nếu complie không tìm được lệnh tiếp thì làm thế nào? -&gt; chèn lệnh no-op vào</p> <p>-Trong data hazard, phương pháp Forwarding không giải quyết được khi gặp tình huống nào?? -&gt; lw-&gt;add</p> <p>-Data hazard xảy ra khi -&gt; một lệnh sử dụng kết quả của lệnh trước</p> <p>-Sắp xếp theo thứ tự tăng dần tốc độ truy cập? CD-&gt;HDD-&gt;RAM~cache</p> <p>-Nhóm phần cứng trong bộ nhớ trong? Register, cache, RAM</p> <p>-Thiết bị tạo bởi công nghệ bán dẫn? -&gt; RAM</p> <p>-DRAM gồm 3 loại, sắp xếp chúng theo tốc độ xử lí tăng dần? -&gt; SIMM, DIMM, RIMM</p> <p>-Thiết bị có tốc độ truy xuất nhanh nhất là thanh ghi</p> <p>-Set-associative, set dùng để chỉ cái gì? Chỉ 1 nhóm các line</p> <p>-Associative – mapping ưu điểm hơn so với direct là ? -&gt;xác suất cache hit cao</p>				
	<p><b>HỆ THỐNG NHẬP XUẤT</b></p> <p>-<b>I/O devices</b> : 2 cách tổ chức:</p> <p>+<b>port-mapped I/O</b>: có thể cần instruction riêng cho I/O, sd không gian địa chỉ riêng cho các thiết bị, mỗi thiết bị được gán 1 port</p> <p>+<b>memory-mapped I/O</b>: k cần thêm instruction riêng, dùng chung k gian bộ nhớ, mỗi thiết bị được cấp một vùng địa chỉ, làm việc với thiết bị giống như làm việc với bộ nhớ.</p> <p>-<b>Giao tiếp với thiết bị</b>: control register, data register</p> <p>-&gt;Cờ chế:</p> <p>Polling: CPU chủ động kt trạng thái của thiết bị</p> <p>Interrupt-driven: thiết bị chủ động thông báo trạng thái vs CPU</p> <p>DMA: giao tiếp không qua CPU</p> <p>Interrupt: 1 trong 4 loại exception (interrupt, trap, fault, abort)</p> <p>Interrupt service handler: cách để đến được đoạn code xử lí interrupt : centralized dispatch, vectored dispatch</p>	<p><b>BỘ NHỚ</b>:</p> <p>Từ trái sang phải: dung lượng tăng dần ,tốc độ giảm dần ,giá thành 1 bit giảm dần-&gt;Bộ nhớ trong: bộ nhớ Cache L1 ,Cache L2 ,bộ nhớ chính</p> <p>-<b>Phân loại</b>: +PP truy cập: tuần tự (băng từ), trực tiếp(các loại đĩa), ngẫu nhiên (bộ nhớ bán dẫn RAM,ROM), liên kết(cache)+Kiểu vật lí: bộ nhớ bán dẫn, bộ nhớ từ (HDD, FDD), bộ nhớ quang (CD-ROM,DVD) +Bộ nhớ ngoài: băng từ(magnetic tape), đĩa từ (magnetic disk),đĩa quang (optical disk), flash disk</p> <p>-<b>Hệ thống nhớ lưu trữ lớn RAID (redundant array of inexpensive disk)</b></p> <p>+Xem như 1 ổ logic duy nhất có dung lượng lớn+Dữ liệu được lưu trữ pân tán trên các ổ đĩa vật lí -&gt; truy cập song song +Sd dung lượng dư thừa để lưu trữ thông tin, khôi phục thông tin khi đĩa bị hỏng-&gt; an toàn thông tin-Có 7 loại RAID (0-6).</p> <p>-<b>Bộ nhớ trong</b>: +Bộ nhớ chính: dạng các module nhớ DRAM(bit lưu trữ trên tụ điện-&gt; cần mạch refresh,cấu trúc đơn giản, dung lượng lớn, speed chậm, rẻ tiền, dùng làm bộ nhớ chính)</p> <p>*Chương trình đang thực hiện, dữ liệu đang thao tác, tồn tại trên mọi hệ thống, ngăn nhớ dc đánh địa chỉ trực tiếp bởi CPU, dung lượng &lt; k gian địa chỉ bộ nhớ mà CPU quản lí, công nghệ lưu trữ DRAM</p> <p>+Phân loại Dram: SIMM(cũ, chậm); DIMM(pổ biến); RIMM(mới, n nhất)</p> <p>+Bộ nhớ đệm: tích hợp trên chip của CPU, sd công nghệ lưu trữ SRAM (bit lưu trữ bằng các flip flop-&gt; thông tin ổn định, cấu trúc phức tạp, dung lượng chip nhỏ, speed nhanh, đắt tiền, dùng làm bộ nhớ cache)</p> <p>-Khi đọc 1 ổ nhớ từ bộ nhớ, nếu chưa có cache miss: chép ổ nhớ đó và 1 số ổ nhớ lân cận từ bộ nhớ chính vào cache; nếu có cache hit: đọc từ cache, k cần truy xuất bộ nhớ chính. -Cache là bản copy một pân bộ nhớ chính, dùng công nghệ SRAM, truy xuất cao hơn bộ nhớ chính. -Nguyên lí cơ sở khi truy xuất: temporal locality (cục bộ về thời gian), spatial locality (cục bộ về không gian). CPU (truy xuất từng byte/word)-&gt; cache(truy xuất từng block) -&gt; RAM</p> <p>-PP ảnh xạ: +Direct mapping (ảnh xạ trực tiếp)</p> <p>Vd: bộ nhớ chính =4GB=2<sup>32</sup>byte-&gt; N=32 bit</p> <p>dung lượng cache=256KB=2<sup>18</sup>byte -&gt; dùng 18 bit đánh địa chỉ ổ nhớ trong Cache. -line=1 block=32 byte=2<sup>5</sup> byte-&gt;W=5 bit. -Số Line trong Cache=<math>\frac{2^{18}}{2^5} = 2^{13}</math>Line -&gt; L=13 bit. -T=N-(L+W)=32-(13+5)=14 bit</p> <p>Xđịnh (W,L,T)</p>			